Accueil

  • en
  • fr

Institut de recherche appliquée et développement de la HEIG-VD

  • Accueil
  • Présentation
  • Formations
  • Équipe
  • Contacts
  • News
Formations > Bachelor > ARO 1 et 2 > cours / labos
  • Bachelor
    • ARO 1 et 2
      • ASM
      • ASP
      • CSE
      • CSN
      • CSF
      • DRV
      • HPC
      • IFS
      • PCO
      • POS
      • PTR
      • SAV
      • SoCF
      • SYE
      • SysLog1
      • SysLog2
      • Archives
    • Master
    • Postformations
    • Travaux de Bachelor
    • Manuels

    Documents ARO

    ARO1

     
    Cours 

    • 1- Introduction
    • 2a- Représentation unifiée
    • 2b- Endianess-mémoire
    • 2c- Supplément de représentation
    • 3- Numération
    • 4- Algèbre de Boole
    • 6- Combinatoire 1
    • 7- Combinatoire 2
    • 9- Séquentiel 1
    • 9b- séquentiel 1 (partie 2)
    • 10- Séquentiel 2
    • 10b- Séquentiel 2 (partie 2)
    • 11- Machine de Turing
    • 12- Ordinateur à coeur ouvert

    ARO2

    Cours  

    • Histoire et généralités
    • 1b- Modes d'adressage
    • 1c- Exemple d'utilisation
    • 2- Processeur: Fetch
    • 2b- Instructions ARM/Thumb
    • 3- Processeur: Decode
    • 4- Processeur: Execute
    • 5- Processeur: Memory Access
    • 6- Processeur: Vue compléte
    • 7- Type de mémoires
    • 8- Processeur: Pipeline
    • 9- Mémoire cache et mémoire virtuelle
    • 10- Types de processeurs et performances


    © HEIG-VD 2014