

## ARO2

# Micro-architecture d'un processeur La partie DECODE


Basé sur le cours du prof. E. Sanchez  
et le cours ASP du prof. M. Starkier

Romuald Mosqueron

# Le bloc DECODE

- **Le bloc DECODE fait partie de l'unité de contrôle**
- **Le bloc DECODE contient la partie «décodage des instructions» et la banque de registre**
- **Les registres de la banque sont accessibles en écriture et en lecture par les instructions**

# Architecture simple




Cours AR02

# LA BANQUE DE REGISTRES

# Banque de registres


- Lecture d'un registre
- Sélection du registre par multiplexeur

Sélection du registre  
par son numéro




# Banque de registres


- **Ecriture dans un registre parmi 4**
- **Utilisation d'un décodeur pour la commande d'écriture**



# Banque de registres




# Banque de registres : Instruction avec 1 source et 1 destination





# Banque de registres : Instruction avec 2 sources et 1 destination



- **Un processeur possède plusieurs modes de fonctionnement caractérisés par le changement ou la limitation de :**
  - **Accès aux registres**
  - **Accès à des ressources physiques**
  - **Jeux d'instruction différent ou limité**
  - **Fonctions particulières**
- **Le passage d'un mode à un autre s'effectue par le mécanisme d'exception ou directement par écriture dans un registre (pour certains modes)**

- **Le processeur ARM peut fonctionner dans 7 modes différents:**
  - **Le mode utilisateur**
    - C'est le mode dans lequel s'exécute la plupart des applications.
  - **+ 6 modes système ou *privilégiés***
    - Interrupt (standard) `_irq`
    - Fast interrupt `_fiq`
    - Abort `_abt`
    - Indéfini (*undefined*) `_und`
    - Supervisor ( software interrupt) `_svc`
      - Réservé pour les appels système
    - **Système**

- **Mode utilisateur:** Lorsque le processeur est en mode utilisateur, le programme en cours d'exécution ne peut pas accéder à certaines ressources système (registres, zones mémoires,...) protégées. Le programme peut changer de mode uniquement par une exception (par exemple une interruption).
- **Les 5 modes suivants sont des modes « privilégiés ».** Le processeur passe du mode User à un des ces 5 modes lorsqu'il détecte une exception
  - **Modes Interrupt ou Fast Interrupt :** Le processeur reçoit une interruption matérielle.
  - **Mode Abort :** Le processeur détecte qu'une opération mémoire ne se termine pas correctement (par exemple, lecture d'une instruction ou écriture d'une donnée)
  - **Mode Undefined :** Le processeur détecte que l'instruction à traiter est invalide (code inconnu par exemple)
  - **Mode Supervisor :** Le processeur passe dans le mode Supervisor à l'aide d'une exception spéciale, déclenchée par une instruction spécifique.

Le processeur peut passer librement d'un mode privilégié à un autre mode privilégié ou au mode user.


- **Mode System:** identique au mode User, mais avec des accès aux ressources non limitées

System & User	FIQ	Supervisor	Abort	IRQ	Undefined
R0	R0	R0	R0	R0	R0
R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7
R8	R8_fiq	R8	R8	R8	R8
R9	R9_fiq	R9	R9	R9	R9
R10	R10_fiq	R10	R10	R10	R10
R11	R11_fiq	R11	R11	R11	R11
R12	R12_fiq	R12	R12	R12	R12
R13	R13_fiq	R13_svc	R13_abt	R13_irq	R13_und
R14	R14_fiq	R14_svc	R14_abt	R14_irq	R14_und
R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
	SPSR_fiq	SPSR_svc	SPSR_abt	SPSR_irq	SPSR_und

# Registres et modes d'exécution Thumb

System & User	FIQ	Supervisor	Abort	IRQ	Undefined
R0	R0	R0	R0	R0	R0
R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7
R13 (SP)	R13_fiq	R13_svc	R13_abt	R13_irq	R13_und
R14 (LR)	R14_fiq	R14_svc	R14_abt	R14_irq	R14_und
R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)	R15 (PC)
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
	SPSR_fiq	SPSR_svc	SPSR_abt	SPSR_irq	SPSR_und

# Registres et modes d'exécution Thumb




Cours AR02


# DÉCODAGE DES INSTRUCTIONS



# Traitement des données: Instructions ARM Move




- **syntaxe : MOV <Rd>, #<immed\_8>**
- **charge la valeur immédiate (8 bits non-signé) dans le registre Rd**




- **syntaxe : MOV <Rd>, <Rn>**
- **charge la valeur de Rn dans Rd**

# Traitement des données: Instructions ARM Add




- **syntaxe : ADD <Rd>, <Rn>, #<immed\_3>**
- **ajoute la valeur immédiate (3 bits non-signé) à la valeur du registre Rn et écrit le résultat dans Rd**



- **syntaxe : ADD <Rd>, <Rn>, <Rm>**
- **ajoute la valeur de Rn à celle de Rn et écrit le résultat dans Rd**


# Décodage d'une instruction: Opcode

- Exemple ARM : `ADD r3, r2, #5` avec `r2 = 41`
- Identification de l'instruction par l'opcode




# Décodage d'une instruction: Source, destination et valeur immédiate

- Exemple ARM : ADD r3, r2, #5 avec r2 = 41
- Isolation des numéros de registres et valeurs immédiates



# Décodage d'une instruction: Intérieur de la banque de registre

- ADD r3, r2, #5 avec r2 = 41



# Les registres spéciaux

- **PC – Program Counter**
- **LR - Link Register**
- **SP - Stack Pointer**
  
- **Dans les processeurs ARM, ces registres font partie de la banque de registre. Il peuvent être utilisés comme source ou comme destination.**
  
- **Ces registres ont un comportement particulier: Incrémentation du PC, chargement du LR avec l'adresse de retour ....**