Dans le cadre d'un projet de recherche de la HES-SO, une description VHDL de l'interface PCI2.2 a été réalisée (nommée IP ezPCI). Les drivers correspondant pour Windows ont aussi été développés. Dans le cadre de l'institut REDS, nous avons poursuivi l'évolution en l'adaptant à la norme 3.0 et en réalisant les drivers pour Linux. Actuellement, un nouveau standard est en train de s'imposer, il s'agit du PCI-Express. Celui-ci est basé sur des liaisons série à grand débit et plus sur un bus parallèle. Ces liaisons série présentent principalement les avantages suivants : insensibilité au retard de transmission, liaison point à point (débit non partagé) et transfert en "Full duplex". D'autre part, les dernières générations de FPGA disposent de "transceiver" pour ce type de transmission série. Cela permet l'utilisation de ce standard pour de très nombreuses applications. Afin de maintenir nos compétences technologiques, il est important de pouvoir maîtriser ce nouveau standard. Celui-ci utilise des liaisons séries point à point avec un débit brut de 2,5 GigaBit. D'autre part, le standard PCI-Express a été spécifié pour être compatible, côté logiciel, avec l'ancienne norme PCI. L'objectif de ce projet est de réaliser une description en VHDL (nommé : IP) de l'interface PCI-Express et de vérifier la comptabilité logicielle. Nous disposons de deux cartes de développement PCI-Express équipées avec des FPGA de Altera. Une carte utilise des "tranceiver" internes à la FPGA, la seconde utilise un circuit externe pour l'interfaçage de la liaison série à 2,5 GigaBit (PHY).
- Proposé par: Institut REDS (HEIG-VD)
- Candidat-e: Marc Cappelletti
- Professeur-e: Etienne Messerli
- Filière: Informatique