Activités d’enseignement
Mon activité d'enseignement dans l'école est le suivant:
- Cours d'architecture des ordinateurs de 1ère année (ARO1, ARO2)
- Cours de systèmes logiques de 2ème année (SysLog1, SysLog2)
- Cours d’interfaces matériel/logiciel de 2ème année (IFS)
- Cours de conception de systèmes numériques de 3ème année (CSN)
- Collaboration au cours à option de 3ème année de conception de systèmes numériques sur FPGA (CSF)
- Pratique du VHDL et outils Mentor Graphics
- Projets de semestre et de diplôme pour les étudiants Bachelor et Master
Selon les cours, les étudiants utilisent le logiciel Logisim (mettre un lien sur la page manuel). Celui-ci est un logiciel libre qui permet une saisie graphique de schéma logique. D’autre part, il est possible de décrire des composants à l’aide du langage VHDL. Pour les cours les plus avancés, le langage de description VHDL est utilisé avec un éditeur textuel et des scripts. Les étudiants utilisent des outils EDA modernes comme Questasim de Mentor Graphic et les logiciels des fabricants de FPGA d’Altera et Xilinx.
J’ai rédigé un manuel sur le langage VHDL qui est fourni aux étudiants utilisant ce langage. Voir Manuel VHDL « faire un lien sur page manuel »
Activités Ra&D et transfert technologique
Mes projets sont principalement réalisés dans le domaine des circuits logiques programmable et des méthodologies de conception. Je réalise des systèmes numériques complexes et performants. Actuellement, je travail sur le les liaisons série rapide, à plusieurs Gigabits/sec disponible avec les FPGA de dernières génération.
Le domaine du Co-Design me parait très important. Lors d'un projet, je recherche le meilleur compromis entre le logiciel et le matériel. Le logiciel a un coût de développement inférieur, tandis que le matériel permet d'atteindre des performances très élevées. Le bottleneck est très fréquemment le transfert des données à l’intérieur du système. La communication entre le logiciel et le matériel est donc sensible et doit être bien conçue afin de ne pas péjorer les performances de l’une ou l’autre des parties. Parfois, l’amélioration des transferts entre deux éléments permet des améliorations sensibles du système. .
Je suis très motivé de pouvoir travailler avec une équipe pluridisciplinaire. Cela nous permet de traiter aussi bien la partie matérielle que logiciel. Les interactions entre ces deux parties sont de plus en plus pointues et critiques. L’évolution des SoCs ces dernières années nécessite de pouvoir maitriser ces deux domaines que sont le logiciel et le matériel. L’institut REDS dispose des compétences pour relever le défi de ces nouveaux circuits.
Activités de post formation
Le langage VHDL a commencé à être introduit dans l'enseignement en 1998. Je démarre les cours de post-formation pour les industriels en 1999. Durant les premières années, je donne la formation de base sur les méthodologies de développement avec les outils EDA et le langage VHDL. Dès 2001, j'organise à Yverdon-les-Bains des formations VHDL-Expert de Doulos données par M. Bertrand Cuzeau.
Dès les années 2004, je débute avec des formations avancées sur le langage VHDL. Je donne une première formation "Design re-use", puis l'année suivante je complète les formations avec un cours "Verification".
Actuellement, la méthodologie de vérification ayant fortement évoluée, je poursuis ma formation sur le langage SystemVerilog..