Connaissances préalables recommandées :
L’étudiant-e doit connaître et savoir utiliser les notions suivantes :
fonctions combinatoires et séquentielles de base (multiplexeur, décodeur, comparateur, additionneur, compteurs,
registre à décalage, machines d'états, ...) ;
description de systèmes numériques combinatoires et séquentiels à l'aide du langage VHDL
connaissances de base du langage de description matériel VHDL
L'unité d'enseignement BSL (bases de systèmes logiques) permet d'acquérir ces connaissances.
Objectifs :
A l'issue de cette unité d'enseignement, l'étudiant-e sera capable de :
décrire l'architecture des CPLDs et des FPGAs du marché;
choisir et mettre en œuvre des méthodologies de conception de systèmes numériques sur CPLDs et FPGAs;
décrire et réutiliser des modules paramétrables en VHDL;
maîtriser les notions avancées du langage de description VHDL pour la description de modules réutilisables en
vue de la synthèse ;
maîtriser les notions avancées du langage VHDL pour l'écriture de bancs de test pour la vérification ;
mettre en œuvre un ensemble d’assertions permettant de vérifier le fonctionnement d’un système.
A l'issue des travaux pratiques en laboratoire, l’étudiant-e sera en outre capable de :
maîtriser la conception de systèmes numériques intégrés dans un CPLD ou FPGA;
décrire des systèmes numériques en VHDL synthétisable et les implémenter à l'aide de CPLDs ou FPGAs;
écrire et appliquer des programmes de simulation automatique performants (testbench VHDL);
écrire et appliquer des assertions pour la vérification;
concevoir, décrire et mettre au point un prototype de laboratoire d’un système numérique paramétrable.