SysMu0

Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Responsable
MESSERLI Etienne
Période
mai 2014 - mai 2014
Axes
Conception intégrale de systèmes embarqués
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.