Demesys

Méthodologies de développement pour les systèmes embarqués
Responsable
THOMA Yann
Période
mars 2020 - juillet 2020
Tags
  • SoC-FPGA
  • embedded system
Axes
Conception intégrale de systèmes embarqués

Le projet DEMESYS vise à développer une méthodologie de conception et vérification de systèmes complets mêlant FPGA, processeur embarqué et PC.

La réalisation de systèmes complets impliquant du matériel, du traitement sur FPGA, un processeur embarqué et un PC n'est pas une tâche aisée, notamment de par la communication entre ces différents éléments. Trop de projets ne testent que partiellement le système complet, en se contentent de quelques tests unitaires.

Dans ce contexte le projet DEMESYS vise à offrir des lignes directrices et une méthodologie de développement de tels systèmes afin de minimiser le temps de développement ainsi que le risque d'avoir un système non fiable. Nous nous intéressons principalement aux SoC de type Zync dans un premier temps.

L'idée est de réfléchir à la manière de pouvoir valider les différentes parties du système et de pouvoir ensuite valider la communication entre toutes ces parties. Il s'agira donc de créer des "mock" pour remplacer une partie par un émulateur, notamment.

La première partie du projet a pour but d'effectuer de la co-simulation CPU-FPGA avec QEmu pour la partie logicielle et QuestaSim pour la partie FPGA.