CMF

Cache Memory on FPGA for external DDR with Multiple Agents

Responsable

THOMA Yann

Période

novembre 2016 - décembre 2016

Tags

FPGA

Axes

Accélération matérielle du traitement de l'information

Le projet CMF a visé la réalisation d'une mémoire cache sur FPGA pour augmenter les performances de systèmes devant accéder de la mémoire externe (DDR). Outre les principes généraux des caches, celle-ci implémente un arbitrage entre plusieurs interfaces d'accès, plusieurs modules devant pouvoir exploiter la même mémoire (de fait partagée).
Le développement est fait en VHDL, et le tout doit pouvoir s'intégrer dans l'outil de génération automatique TURNUS. Ce dernier permet, à partir du langage CAL de générer une description synthétisable (verilog). Ce langage à base d'Acteurs ne permet pour l'instant pas une bonne gestion de mémoire partagée entre acteurs. Les derniers développements de l'outil vont dans ce sens, mais un arbitre optimisé n'est pas disponible.

La mémoire cache développée est fournie sous forme d'IP pouvant être exploité par n'importe quel projet.
Elle est générique tant sur la taille des données que du bus d'adresse. Il s'agit d'une mémoire associative par ensemble dont la taille des blocs et le nombre d'ensembles est également paramétrable.
Elle permet également d'être attachée à plusieurs agents, via un arbitre.