Le mot du directeur
Le monde de la vérification des systèmes numériques bouge. Nous enseignons aux étudiants de nouvelles techniques et technologies, notamment en exploitant le langage SystemVerilog et la méthodologie UVM, mais pour l'instant peu d'industriels ont osé franchir le pas du changement de paradigme. Ces dernières années il y a eu quelques annonces éparses en Suisse Romande demandant ce type de compétences, mais elles sont restées très marginales.
Le CERN, qui a tendance à être plutôt conservateur au niveau des technologies utilisées, est en train de franchir ce pas dans un de ses secteurs, et c'est au travers d'un travail de bachelor que nous allons pouvoir collaborer avec eux pour mettre en place un banc de test en SystemVerilog/UVM afin qu'ils puissent commencer à développer une méthodologie plus réutilisable et modulaire. Je ne peux que me réjouir de cette nouvelle direction qui devrait aider à rendre leurs systèmes plus fiables encore.
Vérificationnellement vôtre, Yann |