

Design flow & Outils EDA*

+ script TCL Questasim


*EDA :
Electronic Design Automation

Contenu présentation

- Evolution de la technologie FPGA
- Design flow VHDL
- Les outils EDA : catégorie, fonctionnalités, ...
- Outils EDA au REDS
 - Simulateur : Questasim
 - Placement et routage : Quartus Prime
 - Projet textuel VHDL
- Script QuestaSim/ModelSim


Evolution de la technologie: loi de MOORE

Microprocessor Transistor Counts 1971-2011 & Moore's Law



source: https://en.wikipedia.org/wiki/Transistor_count
 autor: Wgsimon

Hard drive capacity over time



source: https://en.wikipedia.org/wiki/File:Hard_drive_capacity_over_time.svg
 autor: Hankwang

Evolution "Circuits logiques programmables"


Année 2020

Formidable évolution des PLDs depuis 1995

Caractéristiques	Année 2000	Année 2020
Technologie	150 nm	10 nm
Densité	90K LEs, 90K DFF RAM jusqu'à 3Mbits	8'938K LEs, 8'172K DFF, RAM jusqu'à 500Mbits HBM jusqu'à 16 GB
Hard Core :	Transceivers 1.25 Gbps	Transceiver up to 116 Gbps PAM4 Transceiver up to 58 Gbps NRZ PCI express, Ethernet MAC, ...
Fréquence	jusqu'à 350 MHz	jusqu'à 1.1 GHz
Prix (Fr/gate)	2000 $\approx$ 0,25 ct/gate	2008 $\approx$ 0,0001ct/gate / 2015 $\approx$ tend vers zéro!
Boitier	1 puce	chip 3D, multi puces !

Evolution: 3D packaging

- Intel Agilex:




Evolution: 3D packaging

- Intel Agilex:



Embedded Multi-Die Interconnect Bridge (EMIB)

New technology EMIB from Intel




Complexité et coûts

- Nouveau développement:
 - utilisation fréquente de PLD (CPLD, FPGA, HardCopy)
- Niveau de complexité augmente rapidement :
 - dizaines milliers vers des **millions de portes !**
- Développement "à la main" trop difficile et trop coûteux :

outils informatiques performants, méthodologies et bibliothèques de "pièces" sont indispensables

Défi des PLDs ...



... défi des PLDs

- La capacité disponible des circuits progresse plus vite que les designs réalisés.
- **Raccourcir** les temps de développement :
 - langage de haut niveau : description fiable et efficace
 - outils moderne et performant
 - réutiliser les descriptions
 - utilisation de blocs IPs (Intellectual Property)
- Assurer la **maintenance**, l'évolution des designs
 - lisibilité, rigueur, fiabilité des descriptions
- Garantir la **vérification** des designs


Méthodologie de conception

- Conception *Top - Down*
- Décomposition du système
 - choisir l'architecture
 - modules de bases doivent être simples
 - réutilisation des descriptions
- Conception **full synchrone** pour *FPGA (PLD)*
 - fiabilité, testabilité
- Vérification de chaque module


Langages pour la synthèse (Design)

- Langage VHDL très performant
 - hiérarchique, paquetage, générique, attributs, ...
 - méthodologie & design re-use
- Utilisation parfois de Verilog pour les IPs (composants virtuels textuels)
- Dans le cas du langage Verilog
 - utilisation de SystemVerilog en synthèse pour nouvelles fonctionnalités


Réalisation d'un circuit : *Design flow*




Réalisation d'un circuit : *Design flow*



Réalisation d'un circuit : *Design flow*



Réalisation d'un circuit : *Design flow*




Caractéristiques des deux outils

- Le simulateur :
 - interprète le langage VHDL
 - comprend l'ensemble du langage VHDL
- Le synthétiseur :
 - traduit la description VHDL en une *netlist* logique
 - comprend uniquement un sous-ensemble du langage VHDL


Ensemble synthétisable du VHDL

Ensemble du VHDL




Ensemble synthétisable du VHDL

Ensemble du VHDL



Ensemble synthétisable du VHDL

Ensemble du VHDL



Objectif de la méthodologie

Description VHDL simulée avant synthèse, puis intégration après la synthèse.

Objectif : même fonctionnement dans les deux cas

**Une méthodologie est indispensable
avec exemple de structures VHDL**

- Logiciels EDA modernes comprennent les catégories suivantes:
 - Outils d'aide à la gestion de projet IDE (Integrated Development Environment)
 - inclus saisie graphique, parfois génération auto de VHDL
 - Simulateur VHDL
 - Synthétiseur VHDL
- Spécifique à chaque fabricant de PLDs
 - Permet le placement-routage pour leur PLD

Logiciels EDA des vendeurs de PLDs ...

- Fabricant de PLDs propose une suite d'outils avec :
 - IDE pour la gestion du projet
 - Editeur graphique hiérarchique (saisie schéma)
 - Remarque: souvent sans génération de VHDL !
 - MegaWizard pour fonctions de base et étendue (licence)
 - propre aux circuits du fabricant
 - Simulation simple ou simulateur externe (gratuit, prix réduit)
 - Synthétiseur
 - actuellement dispose d'excellent synthétiseur
 - **Placement/routage : indispensable et spécifique pour leur technologie**
 - Fréquemment : version de base gratuite

- Utilisation dans l'industrie:
 - Fréquemment utilisé dans les PME
 - Outil abordable
 - version de base gratuite
 - version étendue à prix raisonnable (quelques KFr)
- Adéquat pour design simple
- Design de moyenne complexité
 - simulateur externe performant recommandé
 - version étendue à prix abordable

Objectifs utilisation outils EDA

- Former les étudiants aux nouvelles technologies
- Conception de systèmes numériques
- Maîtriser la description en VHDL synthétisable (textuelle)
- Pratiquer la simulation de design pour PLDs
 - Utilisation de bancs de test automatique (test-bench) avec des scripts
 - Maîtriser la recherche d'erreurs via le chronogramme
- Utilisation d'un outil de vendeur de PLD (synthèse et p-r)
- Test du design sur une cible (carte)

- Outil de gestion de projet et saisie graphique:
 - Logisim (utilisé en 1^{ère} et 2^{ème} année) avec Quartus
- Simulateur:
 - **QuestaSim 2020**
- Synthétiseur:
 - Intégré dans les outils des fabricants de PLDs
- Synthétiseur et placement/routage:
 - **Intel-Altera: Quartus Prime 18.1**
 - Xilinx: Vivado 2019.2 et ISE 14.7

Méthodologie pour le cours


- Pas d'utilisation d'une interface IDE
- Réalisation de projet textuel
 - Description textuelle en VHDL
 - Utilisation des outils EDA :
 - simulateur Questasim
 - synthétiseur et placement routage Quartus Prime

Réalisation de projet textuel

- Utilisation de scripts pour automatiser les différentes actions :
 - GUI des outils sont en Tcl/Tk, dispose d'un wish
 - Utilisation langage script Tcl/Tk (gratuit)
- Structure standardisée des répertoires:
 - racine: scripts, puis sous-répertoires:
 - comp compilation pour ModelSim/ Questa
 - p_r infos pour le placement-routage par Quartus
 - src fichiers sources vhd
 - src_tb fichiers sources pour la simulation
 - synth : fichiers pour la synthèse, Precision

Exemple structure de répertoires


- Structure des répertoires du projet "bin_lin"



comp	<i>compilation ModelSim/QuestaSim Compilation Quartus :</i>
pr	<i>synthèse du design top</i>
pr_cpld	<i>placement/routage du design avec l'interface top du CPLD</i>
src	<i>source du design avec fichier top</i>
src_cpld	<i>fichier source maxv_top.vhd (interface carte)</i>
src_tb	<i>fichiers pour la simulation</i>

Simulateur QuestaSim

- QuestaSim : VHDL, Verilog, SystemC, SystemVerilog




Fonctionnalités d'un simulateur

- Exécute la description VHDL
 - visualise le comportement dans le temps de la description
- VHDL permet de décrire des bancs de test
 - envoi de stimuli et possibilité de vérifications des sorties
- Chronogramme:
 - Permet de visualiser n'importe quel signal du design
 - Indispensable pour le debug d'un design
- Encore beaucoup d'autres fonctionnalités ...

Utilisation simulateur ...

- Analyseur logique virtuel
- Permet d'analyser **tous** les signaux du design
 - Naviguer dans la hiérarchie, puis sélectionner les signaux




The screenshot shows the 'Objects' window with a table of signals and their values.

Name	Value	Kind	Mo	Now
N	0000000000000000...	Gene...	In	
reset_i	0	Signal	In	
clk_i	0	Signal	In	
cpt_o	110	Signal	Out	
top_o	0	Signal	Out	
cpt_fut	101	Signal	Internal	
cpt_pres	110	Signal	Internal	
top_s	0	Signal	Internal	

... utilisation simulateur

- Affichage des signaux dans le chronogramme



Simulation manuelle avec console

The screenshot displays a Verilog simulation environment with a manual simulation console window open. The console window, titled "REDS Console 4.0.2 - Simulation mode", shows the following components:

- File menu:** Fichier, Run, ?
- Result fields:**
 - Result A: 0 (Décimale), 0x00 (Hex)
 - Result B: 0 (Décimale), 0x00 (Hex)
- LEDs:** A row of 16 LEDs, with the last two (S0 and S1) being red and the others black.
- Switches:** A row of 16 switches, labeled S15 to S0, with S15 to S1 being open and S0 being closed.
- Value fields:** Value A: 0, Value B: 0
- Buttons:** Continuer, Run, Restart, Quitter

The background shows the simulation environment with the following details:

- Instance list:**

Instance	Design unit	Design unit type	Top
console_sim	console_sim(struct)	Architecture	DU
UUT	bin_lin_2to4(tdv)	Architecture	DU
line_99	console_sim(struct)	Process	-
line_100	console_sim(struct)	Process	-
line_101	console_sim(struct)	Process	-
line_102	console_sim(struct)	Process	-
line_103	console_sim(struct)	Process	-
line_104	console_sim(struct)	Process	-
standard			
textio			
std_logic_1164			
- Transcript:**

```

** Note: (vsim-8009) Loading existing optimized design_opt1
Loading std.standard
Loading std.textio(body)
Loading ieee.std_logic_1164(body)
Loading work.console_sim(struct)#1
Loading work.bin_lin_2to4(tdv)#1
    
```
- Objects:**


Name	Value	Kind	...
bin_i	01	Signal	In
lin_o	0011	Signal	Out
- Waveform:**

Signal	Value
/console_sim/UUT/bin_i	01
/console_sim/UUT/lin_o	0011
- Cursor:** Now: 500 ns, Delta: 0, Process

Console interactive du REDS


Console utilisée pour simulation manuelle :

- Composant à simuler connecté via `console_sim.vhd`



Console interactive du REDS

- Structure :



Fichier `console_sim.vhd` ...

- Permet une simulation manuelle
- Connexion de la console *REDS_Console* avec la description à simuler (UUT : unit under test)
- Modèle d'un générateur d'horloge dans le fichier *console_sim.vhd*
- Preuve de la simulation: **chronogramme**

... console_sim.vhd ...

```
entity console_sim is
  port(
    --16 switchs (interrupteurs)
    S0_sti          : in      Std_Logic;
    ...
    S15_sti         : in      std_logic;
    --Valeurs 16 bits Val_A et Val_B
    Val_A_sti       : in      std_logic_vector (15 downto 0 );
    Val_B_sti       : in      std_logic_vector (15 downto 0 );
    --16 Leds
    L0_obs          : out      std_logic;
    ...
    L15_obs         : out      std_logic;
    --2 Resultats sur 16 bits
    Result_A_obs    : out      std_logic_vector (15 downto 0 );
    Result_B_obs    : out      std_logic_vector (15 downto 0 );
    --2 Affichage 7 segments avec valeurs en hexadecimal (4 bits)
    Hex0_obs        : out      Std_Logic_Vector (3 downto 0);
    Hex1_obs        : out      Std_Logic_Vector (3 downto 0);
    --1 Affichage 7 segments
    seg7_A_obs      : out      std_logic;
    ...
    seg7_G_obs      : out      std_logic                                     );
end console_sim ;
```

... console_sim.vhd ...

```
architecture struct of console_sim is
  -- Declraration de signaux internes
  signal B_s : std_logic_vector(3 downto 0);
  signal P_s : std_logic_vector(3 downto 0);

  -- Declaration du composant a simuler
  component Master_I2C_timer
    port(
      Clock_i   : in   std_logic;
      Reset_i   : in   std_logic;
      Start_i   : in   std_logic;
      Done_o    : out  std_logic      );
  end component ;
  for all : Master_I2C_timer
    use entity Work.Master_I2C_timer(Comport);

  -- Declaration de constantes et signaux internes
  constant Periode_c : Time := 100 ns;
  signal Horloge_s : Std_Logic;

begin
```

... console_sim.vhd

```
begin

--|process de generation d'une horloge interne à console_Sim
  process
  begin
    Horloge_s <= '0', '1' after Periode_c/3,
                  '0' after (Periode_c/3)+(Periode_c/2);
    wait for Periode_c;
  end process;

--| Instanciation du composant a simuler
  uut : Master_I2C_timer
    port map (
      Clock_i  => Horloge_s,  --connecter sur horloge
      Reset_i  => S15_sti,
      Start_i  => S0_sti,
      Done_o   => L0_obs      );

end struct;
```


Utilisation d'un script Tcl

- Permet d'automatiser les commandes nécessaires pour les différentes étapes d'une simulation, soit:
 - création de librairie : Work ou spécifique
 - compilation de l'ensemble des fichiers du projet inclus le test-bench
 - chargement du test-bench
 - ouverture des fenêtres et placement de celles-ci
 - ajout des signaux à visualiser ou chargement du format de la fenêtre wave préalablement sauvée
 - lancement de la simulation

Script de compilation *console_sim*

```
# -----  
# -- HEIG-VD, institut REDS  
# -- File : comp_master_i2c_timer_sim.tcl  
# -----  
  
# Complation des paquetages  
vcom -reportprogress 300 -work work ../lib/LOG_pkg.vhd  
vcom -reportprogress 300 -work work ../src_Master_I2C/Master_I2C_pkg.vhd  
  
# Complation des fichiers du I2C master  
vcom -reportprogress 300 -work work ../src_Master_I2C/Master_I2C_Timer.vhd  
  
# Compilation du top_sim pour la simulation manuelle  
vcom -reportprogress 300 -work work ../src_Master_I2C_tb/ console_sim.vhd
```


Script pour lancer simulation

```
# -----  
# -- HEIG-VD, institut REDS  
# -- File :    run_master_i2c_timer_sim.tcl  
# -----  
  
vlib work  
vmap work work  
  
#appel fichier de compilation de Top_Sim_Timer  
do comp_master_i2c_timer_sim.tcl  
  
#Charge le projet dans QuestaSim  
vsim -voptargs="+acc" work.console_sim  
  
#Affiche les signaux dans la fenetre wave  
do wave_master_i2c_timer_sim.tcl
```

- Suite script Tcl: voir fin présentation

Configuration chronogramme

- Possible de changer format d'affichage




Simulation automatique d'un design ...


- Description en VHDL d'un banc de test automatique:
 - Génère des stimuli sur les entrées
 - Modélise comportement système externe au design
 - Génération de valeur de référence
 - Vérification des sorties avec le model (référence)
 - Résultat Go/ no Go
 - Possibilité de génération de fichiers de report
 - Affichage des erreurs
 - Fenêtre « wave » pour le debug du design
 - Chronogramme pour la documentation

... simulation automatique d'un design


- Structure d'un banc de test :



Simulation d'un projet complexe ...




... simulation d'un projet complexe ...



... simulation d'un projet complexe

- Agrandissement d'une partie du chronogramme



Simulation Go/ no GO

Copie de la fenêtre log du simulateur

```
# ** Note: >> Debut de la simulation
#   Time: 0 ns   Iteration: 0   Instance: /master_i2c_tb/tester
...
# ** Warning: NUMERIC_STD."=": metavalue detected, returning FALSE
#   Time: 0 ns   Iteration: 0   Instance: /master_i2c_tb/uut/timer
# ** Warning: NUMERIC_STD."=": metavalue detected, returning FALSE
#   Time: 0 ns   Iteration: 0   Instance: /master_i2c_tb/uut/cpt_nb
...
#   Time: 6696502 ns   Iteration: 0   Instance: /master_i2c_tb/tester
# ** Note: >> Debut d'une transmission donnee, stimuli (I=48)
#   Time: 6871502 ns   Iteration: 0   Instance: /master_i2c_tb/tester
# ** Note: >> Debut d'une transmission donnee, stimuli (I=49)
...
# ** Note: >> Debut d'une transmission donnee, stimuli (I=165)
#   Time: 33048502 ns   Iteration: 0   Instance: /master_i2c_tb/tester
# ** Note: -----
#           >>Nombre d'erreur(s) détectée(s) = 0
#           >>Le design correspond au cas simulés
#           >>Fin de la simulation
#   Time: 33173502 ns   Iteration: 0   Instance: /master_i2c_tb/tester
```

Synthétiseur

- Traduction de la description VHDL en net-liste
- Synthèse adaptée selon la technologie utilisée
 - configurer la famille de PLD utilisé
 - utilisation d'algorithme d'optimisation différencié
- Possible configurer optimisation
 - surface/vitesse Fmax
 - signal particulier
- Fourni en sorti une net-list pour logiciel de placement et routage

Outil de placement et routage

- Spécifique aux vendeurs de PLDs
- Connait structure interne des circuits
 - configuration des chemins de routage dans le circuits
 - calcul des temps de propagation
 - calcul de la fréquence max en full synchrone
- Génère un fichier de programmation du circuit
- Programmation du circuit sur la carte via un module USB-JTAG

Terminologie

- CPLD : Complex Programmable Logic Device
- EDA : Electronic Design Automation
- FPGA : Field Programmable Gate Array
- HDL : Hardware Description Language
- IDE : Integrated Design Environment
- PLD : Programmable Logic Device
- SoC : System on Chip
- SoC-FPGA : System on Chip on FPGA
- SoPC : *System on Programmable Chip*

Script Tcl pour Questa & ModelSim



Utilité d'un script

- Permet d'automatiser les commandes nécessaires pour les différentes étapes d'une simulation, soit:
 - création des librairie Work ou spécifique
 - compilation de l'ensemble des fichiers du projet inclus le test-bench
 - chargement du test-bench
 - ouverture des fenêtres et placement de celles-ci
 - ajout des signaux à visualiser ou chargement du format de la fenêtre wave préalablement sauvée
 - lancement de la simulation

Questa / ModelSim et Tcl

- QuestaSim/ModelSim sont écrit en Tcl/Tk
- La fenêtre log est un *wish* Tcl
- Disponibilité immédiate du Tcl
- Lien immédiat avec les signaux VHDL et le Tcl
 - forcer des signaux, ou lire leur état
- Possibilité de réaliser des fenêtre graphique avec Tk
voir exemple de la console REDS
- d'où :
intégration complète entre le simulateur et Tcl/Tk

Intérêts pour script Tcl

- Outils gratuit
- Adapter à la gestion de fichier
- Disponible avec de nombreux outils EDA

Contrôle de Questa/ModelSim

- avec un script Tcl toutes les commandes et options de configuration de Questa/ModelSim sont disponibles
- via interface GUI seul une partie des options de configuration sont accessibles
- les commandes réalisées via le GUI sont aussi affichées dans la fenêtre log avec la commande Tcl correspondante
 - solution pour créer un script :
copier les commandes de la fenêtre log

Commandes Tcl pour Questa/ModelSim

- Principales commandes seront présentées
- Arguments courants seront expliqués
- pour plus :
voir documentation de ModelSim (menu Help)

Remarque :

Seul les principaux arguments des commandes seront présentés

- Extension des fichiers script :
 - standard : *.tcl, spécifique Questa/ModelSim *.do
- Lancement d'un script dans Questa/ModelSim :
 - Lancer QuestaSim ou ModelSim
 - Sélectionner le répertoire de travail via le menu :
File → Change Directory...
 - Lancer le script Tcl en tapant dans la fenêtre log :
QuestaSim> do Nom_Script.tcl

Lancement de script : do

- Commande **do**
 - The **do** command executes commands contained in a macro file (script Tcl).
- Synthaxe
 - do <filename> [<parameter_value>]

Exemples :

- lancement de script de compilation
 - do Nom_Script.tcl
- Chargement d'un format pour la fenêtre wave (voir ci-après)
 - do wave_NomDesign.do

Création de librairie : vlib

- Commande **vlib**
 - The **vlib** command creates a design library. Create a library directory.
- Synthaxe
vlib <Lib_Name>
- Exemple :
 - création d'un répertoire pour la librairie par défaut work
vlib Work

Mapper une librairie : vmap

- Commande **vmap**
 - The **vmap** command defines a mapping between a logical library name and a directory
- Synthaxe
vmap <Lib_Name> <dir_Name>
- Exemple :
 - mapper une librairie spécifique avec work
vmap PCI Work

Rem : commande superflue vmap Work Work

Compilation de fichier : vcom

- Commande **vcom**

- The **vcom** command compiles VHDL source code into a specified working library (or to the **work** library by default)

- Synthaxe

```
vcom [-87] [-93] [-2008]      --choix norme VHDL
    [-work <library_name>]    --spécifie le nom de la librairie
                                --à utiliser
                                --par défaut Work est utilisé

    <filename>
```

Exemple :

```
vcom -93 -work work parite.vhd parite_tb.vhd
```


Chargement d'un design : vsim ...

- Commande **vsim**

- The **vsim** command is used to invoke the VSIM simulator
- Le design (entité) spécifié est chargé dans Questa/ ModelSim

- Synthaxe

```
vsim    [-t [<multiplier>]<time_unit>] [-novopt]  
        <library_name>.<design_unit>
```

<library_name> nom de la librairie, par défaut *work*

<design_unit> nom de l'entité du test-bench à simulé

-t option permettant de changer le pas de
simulation par défaut 1 ns

-novopt option pour ne pas optimiser les signaux/var.

... chargement d'un design : vsim

Exemples :

- chargement simple d'un design :
`vsim -voptargs="+acc" work.parite_tb`
- chargement avec choix d'un pas de simulation de 100 ps :
`vsim -voptargs="+acc" -t 100 ps work.parite_tb`

Ouverture de fenêtres : view

- Commande **view**
 - The **view** command opens a ModelSim window

- Synthaxe

view <window_type>

<window_type> : nom d'une fenêtre de Questa/ModelSim,
soit memory, process, signals, source, structure,
variables, wave, ...

Exemple :

view signal --ouvre la fenêtre des signaux

view wave --ouvre la fenêtre wave

Ajout de signaux : add wave

- Commande **add wave**
 - The **add wave** command adds the following items to the List window: VHDL signals and variables
- Synthaxe
 - add wave [*] [<item_name>]
 <item_name> nom des signaux avec noms des entités

Exemples :

add wave *

add wave /uut/reg/clock

Chargement d'un "format" :

- Possible de sauver un format de la fenêtre Wave
 - Configurer une fenêtre Wave avec tous les signaux souhaités (évtl de plusieurs hiérarchies)
 - Sauvez le format depuis la fenêtre Wave :
 - menu File → save → format "wave_NomDesign.do"
- Commande **do wave_NomDesign.do**
 - The **do** command executes commands contained in a macro file.

Exemple :

```
do wave_Parite.do
```

Lancement de la simulation : run

- Commande **run**
 - The **run** command advances the simulation by the specified number of timesteps
- Synthaxe
`run [<timesteps>[<time_units>]] | [-all]`

Exemple :

`run 100 ns`

`run -all`

Exemple de script : Parite ...

```
#script pour design Parite
```

```
#create library work
```

```
vlib work
```

```
#map library work to work
```

```
#vmap work work
```

```
#compilation des fichiers vhd
```

```
vcom -93 -work work Parite.vhd
```

```
vcom -93 -work work Parite_tb.vhd
```

```
...
```

... exemple de script : Parite

...

#chargement du tb pour simuler

```
vsim -voptargs="+acc" work.Parite_tb
```

Ouvre les fenetres.

```
view signals
```

```
view wave
```

#ajout des fichiers dans la fenetre wave

```
add wave sim:/parite_tb/*
```

#lancement de la simulation

```
run -all
```


Questions !

