Nos domaines de prédilection

dom_energie_50px

Énergie


L'optimisation de la consommation d'énergie dans un bâtiment représente aujourd'hui un très grand défi. En effet, la diversité des dispositifs augmente, tels que pompes à chaleur, convertisseurs photovoltaïque, chaudières, etc.) et la gestion des données relatives à l'énergie nécessite une prise en main adéquate de ces équipements. L'informatique embarquée permet d'innover dans ce domaine, en facilitant la coordination de la distribution d'énergie provenant de différentes sources, de façon à obtenir une utilisation rationnelle et optimisée de l'énergie, de collecter l'ensemble des données pertinentes, de les transmettre sur un serveur central, et d'offrir à l'utilisateur de nouvelles interfaces - via smartphone par exemple - pour y accéder. Ainsi, l'institut REDS joue un rôle central dans le développement de ces systèmes embarqués.


dom_securite_resize_50px

Sécurité


La sécurité est omniprésente dans notre société de l’information. Il y a de plus en plus de données privées qui circulent sur des réseaux publics nécessitant leur chiffrement. Les systèmes embarqués sont utilisés dans de nombreuses applications, qui sont parfois critiques. Nous pouvons citer les équipements médicaux, l’avionique, les systèmes d’accès, les applications bancaires, etc.  L’institut REDS veut contribuer à améliorer la sécurité des systèmes embarqués par ses nombreuses compétences et en réalisant des projets directement en lien avec ce domaine.


dom_sante_resize_50px

Santé


Le 21ème siècle est celui de la médecine personnalisée. Les appareils d'aide au diagnostic sont en train de se miniaturiser, pouvant ainsi se rapprocher du patient et les traitements vont également s'automatiser dans les années à venir. Dans ce contexte l'institut REDS s'investit dans des projets où la part d'informatique embarquée est de plus en plus importante. Les défis y sont multiples et vont de la construction d'un système embarqué à haute fiabilité à l'implémentation de modèles gourmands en termes de temps de calcul sur des dispositifs devant consommer le moins d'énergie possible, en passant par la transmission de données médicales sécurisées. En parallèle aux systèmes proches du patient, l'analyse et le stockage de données biologiques, qu'elles soient génomiques ou issues de divers capteurs, est un autre défi en termes de compression de données et de calcul intensif. Le REDS s'y investit en proposant des alternatives pour le calcul parallèle à haute performance.




dom_energie_50px

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

dom_securite_resize_50px

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

dom_sante_resize_50px

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

Projets terminés

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

Projets terminés

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

Projets terminés

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

Projets en cours dans d'autres domaines

Vous pouvez également consulter les projets en fonction de leur axe de développement.

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags:

Projets terminés

SysMu0

mai 2, 2014, 15:58
Plateforme didactique pour étudier l'architecture d'un système à processeur basé sur le MU0 (processeur didactique de ARM)
Page:
9d86664f-169f-6184-b062-ff0000b5cb90
Select a choice:
Terminated
StartDate:
mai 2, 2014, 15:14
EndDate:
mai 2, 2014, 15:14
L'institut ReDS a développé une série d'outils facilitant l'enseignementdes systèmes à processeur, basée sur le processeur didactiqueMU0.

Objectifs didactiques

  • Fonctionnement d'un processeur.
  • Architecture d'un système à processeur.
  • Programmation en assembleur

Possibilités de conception

  • Modification du processeur.
  • Réalisation d'interface

Méthodologie de vérification.

  • Simulation virtuelle du processeur
  • Simulation par banc de test (test-bench)
  • Simulation du système complet (Co-verification)
  • Debug sur la cible.
Ces outils permettent aux étudiants non seulement de comprendreles bases (learning by doing), mais aussi d'exercer la conceptionde systèmes à processeur.

Les outils

  • Le processeur MU0 : Processeur simple 16 bits RISC àarchitecture de Von Neuman..
  • L’assembleur: Réalisation de codes sources sturcturés.
  • Le simulateur: Il a 3 modes de fonctionnement:- Programmer Level, interpertation des instructions- Lier avec le simutateur VHDL, Co-verification- Connecter avec la cible (Hardware debugging).
  • La cible: Réalisée autour de 3 FPGAs. Une FPGA représentele CPU, une autre les IOs. La communication avecun PC est réalisée avec la troième FPGA et un USB μC.
axes:
  • Conception intégrale de systèmes embarqués
domaines-d-application:
Tags: